00213/14

日本国特許庁

PATENT OFFICE JAPANESE GOVERNMENT PRISHOUL STORES

別紙添付の警題に記載されている事項は下記の出願警題に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

1999年 4月 9日

出 顯 番 号 Application Number:

平成11年特許願第103413号


出 顯 人 Applicant (s):

カシオ計算機株式会社

2000年 2月25日

特許庁長官 Commissioner, Patent Office

遞



出証番号 出証特2000-3009970

特平11-103413

【書類名】

特許願

【整理番号】

99-0041-00

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 27/146

H01L 31/10

H04N 05/335

【発明者】

【住所又は居所】

東京都八王子市石川町2951番地の5

カシオ計算機株式会社 八王子研究所内

【氏名】

角忍

【特許出願人】

【識別番号】

000001443

【氏名又は名称】

カシオ計算機株式会社

【代表者】

樫尾 和雄

【代理人】

【識別番号】

100096699

【弁理士】

【氏名又は名称】

鹿嶋 英實

【手数料の表示】

【予納台帳番号】

021267

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9600683

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 フォトセンサシステムの駆動制御方法

【特許請求の範囲】

【請求項1】 マトリクス状に配列された複数個のフォトセンサと、該フォトセンサの第1のゲート電極を行方向に接続した第1のゲートライン群と、前記フォトセンサの第2のゲート電極を行方向に接続した第2のゲートライン群と、前記フォトセンサのドレイン電極を列方向に接続したデータライン群と、を備えたフォトセンサシステムの駆動制御方法において、

該フォトセンサシステムの駆動制御方法は、前記第1のゲートライン群の各々に順次リセットパルスを印加して、前記フォトセンサを前記行毎に初期化する第1のステップと、前記初期化終了後、前記フォトセンサに照射された光により発生する電荷を蓄積する電荷蓄積時間が経過し、かつ、前記ドレイン電極に所定のプリチャージ電圧を印加するプリチャージ動作が終了した前記各行のフォトセンサに対して、前記第2のゲートラインを介して順次読み出しパルスを印加して、前記電荷蓄積時間に蓄積された電荷による前記データラインの電圧変化を順次出力する第2のステップと、を含み、

前記第1のステップにおける前記リセットパルスの各行毎の印加タイミングは、 前記第1のステップにおけるリセットパルスと前記第2のステップにおける前記 電荷蓄積時間と前記読み出しパルスとの合計時間より短く設定されていることを 特徴とするフォトセンサシステムの駆動制御方法。

【請求項2】 前記第1のステップにおける前記リセットパルスの各行毎の 印加タイミングは、前記プリチャージ時間と前記読み出しパルスのパルス幅の和 に相当する時間間隔程度に設定されていることを特徴とする請求項1記載のフォ トセンサシステムの駆動制御方法。

【請求項3】 前記第2のステップにおける前記データラインの電圧変化は、前記読み出しパルスのパルス幅の時間経過後に、前記データラインに印加されている電圧であって、該電圧に基づいて前記照射された光量を検出することを特徴とする請求項1又は2記載のフォトセンサシステムの駆動制御方法。

【請求項4】 前記フォトセンサは、半導体層からなるチャネル領域を挟ん

 \bigcirc

で形成されたソース電極及びドレイン電極と、少なくとも前記チャネル領域の上 方及び下方に各々絶縁膜を介して形成されたトップゲート電極及びボトムゲート 電極と、を有し、

前記トップゲート電極を前記第1のゲート電極とするとともに、前記ボトムゲート電極を前記第2のゲート電極とし、前記チャネル領域に前記照射された光の量に対応する電荷が発生、蓄積されることを特徴とする請求項1乃至3のいずれかに記載のフォトセンサシステムの駆動制御方法。

【請求項5】

前記第2のステップにおける前記第2のゲートラインへの読み出しパルスの印加タイミングに同期して、前記第1のゲート電極に、所定のオフセットバイアスを印加することを特徴とする請求項4記載のフォトセンサシステムの駆動制御方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、フォトセンサシステムの駆動制御方法に関し、特に、いわゆる、ダブルゲート構造を有する薄膜トランジスタによるフォトセンサを2次元配列して 構成されるフォトセンサシステムの駆動制御方法に関する。

[0002]

【従来の技術】

近年、電子スチルカメラやビデオカメラ等の撮像装置の普及が著しい。このような撮像機器においては、被写体像を画像信号に変換するための光電変換装置として、CCD (Charge Coupled Device) 等の固体撮像デバイスが用いられている。

CCDは、周知の通り、フォトダイオードや薄膜トランジスタ(TFT: Thin Film Transistor)等のフォトセンサ(受光素子)をマトリクス状に配列した構成を有し、各フォトセンサの受光部に照射された光量に対応して発生する電子ー正孔対の量(電荷量)を、水平走査回路及び垂直走査回路により検出し、照射光の輝度を検知している。

[0003]

このようなCCDを用いたフォトセンサシステムにおいては、走査された各フォトセンサを選択状態にするための選択トランジスタを個別に設ける必要があるため、画素数が増大するにしたがってシステム自体が大型化するという問題を有している。

そこで、近年、このような問題を解決するための構成として、フォトセンサ自体にフォトセンス機能と選択機能とを持たせた、いわゆる、ダブルゲート構造を有する薄膜トランジスタによるフォトセンサ(以下、Wゲート型フォトセンサという)が開発され、システムの小型化、及び、画素の高密度化を図る試みがなされている。

[0004]

Wゲート型フォトセンサの構造及び機能について、以下に簡単に説明する。なお、Wゲート型フォトセンサの構造及び機能については、特開平6-132560号公報等に詳しく記載されている。

図5は、Wゲート型フォトセンサの構造を示す断面図である。

図5 (a)に示すように、Wゲート型フォトセンサ10は、アモルファスシリコン等の半導体薄膜11と、半導体薄膜11を挟んで形成されたソース電極12及びドレイン電極13と、半導体薄膜11の上方(図面上方)に上部ゲート絶縁膜14を介して形成されたトップゲート電極21と、半導体薄膜11の下方(図面下方)に下部ゲート絶縁膜15を介して形成されたボトムゲート電極22と、を有し、半導体薄膜11、ソース電極12、ドレイン電極13、トップゲート電極21により構成される上部MOSトランジスタと、半導体薄膜11、ソース電極12、ドレイン電極13、ボトムゲート電極22により構成される下部MOSトランジスタとを有して構成される。なお、図5(a)において、ソース電極12及びドレイン電極13と、半導体薄膜11は、たとえば 1・シリコン層16及び17を介してオーミック接続されている。

[0005]

すなわち、Wゲート型フォトセンサ10は、半導体薄膜11を共通の半導体層 (チャネル領域)とする2つのMOSトランジスタを組み合わせた構成が、ガラ ス基板等の透明な絶縁性基板18上に形成され、図5(b)に示す等価回路により表される。ここで、TGはトップゲート端子、BGはボトムゲート端子、Sはソース端子、Dはドレイン端子である。

このような構成を有するWゲート型フォトセンサ10において、トップゲート電極21側から光が入射され、この入射光がトップゲート電極21及び上部ゲート絶縁膜14を透過して、半導体薄膜11に入射することにより、正孔が発生、蓄積される。Wゲート型フォトセンサの具体的な駆動制御方法については後述する。

[0006]

次に、上述したWゲート型フォトセンサを2次元配列して構成されるフォトセンサシステムについて、図面を参照して簡単に説明する。

図6は、Wゲート型フォトセンサを2次元配列して構成されるフォトセンサシステムの概略構成図である。

[0007]

このような構成において、トップアドレスデコーダ111からトップゲート端子TGに電圧を印加することによりフォトセンス機能が実現され、ローアドレスデコーダ112からボトムゲート端子BGに電圧を印加し、データライン103を介して検出信号をコラムスイッチ113に取り込んでシリアルデータとして出

力することにより読み出し機能が実現される。

[0008]

次に、上述したフォトセンサシステムの駆動制御方法について、図面を参照して説明する。

図7は、フォトセンサシステムの駆動制御方法を示すタイミングチャートである。

図7に示すように、まず、n番目の行のトップゲートライン101にパルス電圧(リセットパルス; Hレベル) φTnを印加して、各Wゲート型フォトセンサ 10に蓄積されている電荷を放出するリセット動作を行う(リセット期間; Tre set)。次いで、トップゲートライン101のパルス電圧φTnをLレベルにすることにより、リセット動作を終了し、キャリヤ蓄積期間Taがスタートする。キャリヤ蓄積期間Taにおいては、トップゲート電極側から入射した光の量に応じてチャネル領域にキャリヤ(電荷=正孔)が蓄積される。

[0009]

そして、キャリヤ蓄積期間Taに並行して、データライン13に所定の電圧(プリチャージ電圧)を印加し、ドレイン電極13に電荷を保持させるプリチャージ期間Tprchを経た後、ボトムゲートライン102にパルス電圧(読み出し選択信号;以下、読み出しパルスという) ø Bnを印加することにより、Wゲート型フォトセンサ10がON状態となって読み出し期間Treadがスタートする。読み出し期間Treadにおいては、チャネル領域に蓄積された電荷がドレイン電極13に出力され、データライン103の電圧VDが、プリチャージ電圧から時間の経過とともに徐々に低下する傾向を示す。

[0010]

ここで、データライン103の電圧VDの変化傾向は、トップゲート電極21 へのリセットパルスφTnの印加によるリセット動作の終了時点から、ボトムゲート電極22に読み出しパルスが印加されるまでの時間(キャリヤ蓄積期間Ta)と、受光した光量に深く関連し、たとえば、蓄積された電荷が少ない場合には緩やかに低下する傾向を示し、また、蓄積された電荷が多い場合には急峻に低下する傾向を示す。したがって、読み出し期間Treadがスタートして、所定の時間

経過後のデータライン103の電圧VDを検出することにより、あるいは、所定のしきい値電圧を基準にして、その電圧に至るまでの時間を検出することにより、照射光の光量が換算される。

[0011]

上述した一連の駆動制御を1サイクルとして、n+1番目の行のWゲート型フォトセンサ10にも同等の処理手順を繰り返すことにより、Wゲート型フォトセンサ10を2次元のセンサシステムとして動作させることができる。

なお、図7に示したタイミングチャートにおいて、リセット動作を制御するリセットパルスφTnは、正孔掃き出し(リセット)用の正バイアス(Hレベル)として、たとえば+5 Vが印加され、正孔蓄積用の負バイアス(Lレベル)として、たとえば-2 O Vが印加される。一方、読み出しパルスφBnは、読出し選択レベル(Hレベル)として、たとえば+1 O Vが印加され、非選択レベル(Lレベル)として、たとえば O Vが印加される。

[0012]

【発明が解決しようとする課題】

上述したように、Wゲート型フォトセンサを2次元のセンサシステムとして動作させるためには、2次元配列されたWゲート型フォトセンサに対して、1行毎にリセットパルス及びプリチャージ電圧の印加を行い、キャリヤ蓄積期間の経過後に読み出しパルスを印加するという処理手順を順次行い、かつ、各行毎に上記処理手順を繰り返して行う駆動制御方法が採用されていた。

したがって、m本の走査線(行)を有する2次元マトリクスの場合、1画面のスキャンを行うためには、1番目から最後のm番目までm回同様の動作をシリアルに行わなければならず、2次元センサの画素数(走査線数)が多くなるほど、動作処理に要する時間が増大するという問題を有している。

[0013]

具体的には、2次元配列されたフォトセンサ全体(1画面分)のスキャン時間 T total 'は、一般に(1)式で表され、たとえば、走査線数(m)が200本 の2次元配列の場合、数十ルックスの照度検出に1走査線(1サイクル)あたり約0.15秒程度の処理時間を必要とするため、全体で約30秒もの処理時間を

必要としていた。ここで、Tresetはリセット時間、Taはキャリア蓄積時間、Treadは読み出し時間を示す。

 $T total' = m \times (T reset + T a + T read) \cdots (1)$

このように、従来のフォトセンサシステムの駆動制御方法においては、走査線数(画素数)mに比例して全体のスキャン時間Ttotal が増大するため、スキャン時間Ttotal が経過するまで被写体を静止させておかなければならない等の制約が生じ、実用化の範囲が極めて制限されるという問題を有していた。

[0014]

ところで、Wゲート型フォトセンサにおけるスキャン時間を短縮する技術としては、特開平8-204223号公報等に記載された技術が知られている。

特開平8-204223号公報には、読み出し動作時に印加される読み出しパルス φ B n に同期して、トップゲート電極に所定のオフセットバイアスを印加することにより、入射光による正孔の蓄積を待つことなく、半導体薄膜に形成される空乏層を後退させてチャネルを確保し、照度に応じたドレイン電流を迅速に流して、上記キャリヤ蓄積時間 T a を短縮することが記載されている。

しかしながら、特開平8-204223号公報に記載された駆動制御方法においては、Wゲート型フォトセンサ単体でのキャリヤ蓄積時間Taの短縮を図ることにより、2次元のフォトセンサシステム全体のスキャン時間Ttotal、を短縮する効果はあるものの、より高精細な画質を求めて画素数を増加すると、画素数に比例してスキャン時間Ttotal、が必然的に増大するという問題を依然として有していた。

[0015]

そこで、本発明は、上述した問題を解決し、Wゲート型フォトセンサを2次元のセンサシステムに適用した場合に、照射光の光量検出処理に要する時間を大幅に短縮し、あるいは、より検出感度の高い光量検出処理を実現することができるフォトセンサシステムの駆動制御方法を提供することを目的とする。

[0016]

【課題を解決するための手段】

請求項1記載のフォトセンサシステムの駆動制御方法は、マトリクス状に配列

された複数個のフォトセンサと、該フォトセンサの第1のゲート電極を行方向に接続した第1のゲートライン群と、前記フォトセンサの第2のゲート電極を行方向に接続した第2のゲートライン群と、前記フォトセンサのドレイン電極を列方向に接続したデータライン群と、を備えたフォトセンサシステムの駆動制御方法において、該フォトセンサシステムの駆動制御方法は、前記第1のゲートライン群の各々に順次リセットパルスを印加して、前記フォトセンサを前記行毎に初期化する第1のステップと、前記初期化終了後、前記フォトセンサに照射された光により発生する電荷を蓄積する電荷蓄積時間が経過し、かつ、前記ドレイン電極に所定のプリチャージ電圧を印加するプリチャージ動作が終了した前記各行のフォトセンサに対して、前記第2のゲートラインを介して順次読み出しパルスを印加して、前記電荷蓄積時間に蓄積された電荷による前記データラインの電圧変化を順次出力する第2のステップとを含み、前記第1のステップにおける前記りセットパルスの各行毎の印加タイミングは、前記第2のステップにおける前記電荷蓄積時間と前記読み出しパルスの合計時間より短く設定されていることを特徴とする。

[0017]

また、請求項2記載のフォトセンサシステムの駆動制御方法は、請求項1記載のフォトセンサシステムの駆動制御方法において、前記第1のステップにおける前記リセットパルスの各行毎の印加タイミングは、前記プリチャージ時間と前記読み出しパルスのパルス幅の和に相当する時間間隔程度に設定されていることを特徴とする。

また、請求項3記載のフォトセンサシステムの駆動制御方法は、請求項1又は2記載のフォトセンサシステムの駆動制御方法において、前記第2のステップにおける前記データラインの電圧変化は、前記読み出しパルスのパルス幅の時間経過後に、前記データラインに印加されている電圧であって、該電圧に基づいて前記照射された光量を検出することを特徴とする。

[0018]

さらに、請求項4記載のフォトセンサシステムの駆動制御方法は、請求項1乃 至3のいずれかに記載のフォトセンサシステムの駆動制御方法において、前記フ オトセンサは、半導体層からなるチャネル領域を挟んで形成されたソース電極及びドレイン電極と、少なくとも前記チャネル領域の上方及び下方に各々絶縁膜を介して形成されたトップゲート電極及びボトムゲート電極と、を有し、前記トップゲート電極を前記第1のゲート電極とするとともに、前記ボトムゲート電極を前記第2のゲート電極とし、前記チャネル領域に前記照射された光の量に対応する電荷が発生、蓄積されることを特徴とする。

そして、請求項5記載のフォトセンサシステムの駆動制御方法は、請求項4記載のフォトセンサシステムの駆動制御方法において、前記第2のステップにおける前記第2のゲートラインへの読み出しパルスの印加タイミングに同期して、前記第1のゲート電極に、所定のオフセットバイアスを印加することを特徴とする

[0019]

【発明の実施の形態】

以下に、本発明に係るフォトセンサシステムの駆動制御方法の実施の形態について、図面を参照しながら説明する。なお、以下に示す実施形態においては、フォトセンサとして、上述したWゲート型フォトセンサを適用し、トップゲート電極を第1のゲート電極として電圧を印加することにより、フォトセンス機能を実現するとともに、ボトムゲート電極を第2のゲート電極として電圧を印加することにより、チャネル領域に蓄積された電荷量を読み出す機能を実現するものとして説明する。

[0020]

<第1の実施形態>

図1は、本発明に係るフォトセンサシステムの駆動制御方法の第1の実施形態を示すタイミングチャートである。ここでは、図6に示したフォトセンサシステムを適宜参照しながら、駆動制御方法を説明する。

図1に示すように、まず、複数のWゲート型フォトセンサ10のトップゲート 端子TGを行方向に接続するトップゲートライン101の各々に順次リセットパルス ϕ T1、 ϕ T2、 ϕ T3、 \cdots ϕ Tmを印加してリセット期間Tresetをスタートし、各行毎にWゲート型フォトセンサ10を初期化する。 [0021]

次いで、リセットパルスφT1、φT2、φT3、…φTmが立ち下がり、リセット期間Tresetが終了することにより、キャリヤ蓄積期間Taがスタートして、各行毎にWゲート型フォトセンサ10のトップゲート電極側から入射される光量に応じてチャネル領域に電荷(正孔)が発生し、蓄積される。ここで、キャリヤ蓄積期間Ta内に並行して、データライン103にプリチャージ電圧を印加してプリチャージ期間Tprchをスタートし、Wゲート型フォトセンサ10のドレイン電極に所定の電圧を保持させるプリチャージ動作が行われる。

[0022]

次いで、キャリヤ蓄積期間Ta及びプリチャージ期間Tprchが終了したWゲート型フォトセンサ10に対して、各行毎にボトムゲートライン102に順次読み出しパルスφB1、φB2、φB3、…φBmを印加して、読み出し期間Treadをスタートし、各Wゲート型フォトセンサ10に蓄積された電荷に対応する電圧変化を、コラムスイッチ23によりデータライン103を介して読み出す。

ここで、照射光量の検出方法は、上述した従来技術と同様に、データライン103の電圧の低下傾向を、読み出し期間Treadがスタートして、所定の時間経過後の電圧値を検出することにより、あるいは、所定のしきい値電圧を基準にして、その電圧値に至るまでの時間を検出することにより、照射光量を換算する。

[0023]

したがって、従来においては、1サイクルの期間内で、リセット動作からキャリヤ蓄積動作、読み出し動作に至る一連の処理手順を実行し、走査線数(m)分シリアルに繰り返し行う駆動制御方法であったのに対して、本実施形態においては、まず、トップゲートライン101を介して最初の行のWゲート型フォトセンサから順に、リセットパルスφT1、φT2、φT3、…φTmを連続的に印加するリセット動作を先行して実行しつつ、Wゲート型フォトセンサのうち、キャリヤ蓄積期間が経過し、かつ、プリチャージ動作が終了した最初の行のWゲート型フォトセンサから順に、ボトムゲートライン102を介して読み出しパルスφB1、φB2、φB3、…φBmを並行して印加し、ドレイン電極の電圧変化を読み出す処理手順を実行する。そのため、走査線数がm本のセンサアレイ100

であっても、各行毎の処理サイクルの一部を時間的にオーバーラップさせることができるので、2次元画面全体のスキャン時間を大幅に短縮することができる。

[0024]

ここで、上述したフォトセンサシステムの駆動制御方法における、各行毎の処 理動作開始のタイミングについて、図面を参照して説明する。

図2は、上述したフォトセンサシステムの駆動制御方法における、各行毎の処理動作開始のタイミングを説明するタイミングチャートである。

図2に示すように、各行毎の処理動作開始のタイミング、すなわち、リセットパルス ϕ T n と Tn+1の間隔 T intが、読み出し時間 Treadとプリチャージ時間 Tpr chとの和に相当する時間に設定されている。

処理動作開始のタイミングに上記の条件を設ける理由は、以下の通りである。

一般に、フォトセンサシステムにおいては、光量の検出感度を高めるため、リセット期間Tresetに対して読み出し期間Treadを長く設定する必要があり、また、処理時間を最適化し、駆動制御を簡易にするため、キャリヤ蓄積期間Taを一定に設定することが好ましい。これに対して、図1に示した駆動制御方法に従い、各行毎のリセット動作のみをシリアルに連続して行った場合、n行のWゲート型フォトセンサのキャリヤ蓄積期間Ta経過後の読み出し期間Tread中に、次の(n+1)行のWゲート型フォトセンサのキャリヤ蓄積期間Taが経過して、異なる走査線(行)相互の読み出し期間Treadが重なり合う現象が生じ、データライン103上で読み出しデータがクロストークを起こす。

[0025]

そこで、本実施形態においては、上述したような現象の回避、すなわち、隣接する走査線に接続されたWゲート型フォトセンサ相互の読み出し期間の重複を避け、かつ、データラインに印加されるプリチャージ電圧と読み出しデータの重複を避けることを目的として、リセットパルスφTnの間隔Tintを、読み出し時間Treadとプリチャージ時間Tprchとの和に相当する時間に設定することにより、データのクロストークを防止しつつ、センサシステムを過負荷なく動作させ、かつ、処理時間を短縮するものである。

ここで、読み出し期間Treadがスタートして、所定の時間経過後の電圧値に基

づいて照射光量を換算する検出方法を適用することにより、読み出し時間Treadが一定に設定され、リセット動作の間隔 Tint (= Tread+Tprch) を均一化することができるため、駆動制御を一層簡略化、かつ、最適化することができる。

[0026]

次に、本実施形態に係る駆動制御方法と、従来技術とを比較して、動作処理時間の短縮効果について検証する。

走査線数をmとした場合の2次元配列されたフォトセンサ全体(1画面分)のスキャン時間は、従来技術においては上述したように、(1)式により表される

これに対して、本実施形態におけるスキャン時間 Ttotal は、(2) 式のように表すことができるので、従来技術と本実施形態におけるスキャン時間の差(Ttotal '-Ttotal)が、短縮された処理時間 Toffに相当する [(3) 式参照]

T total = Treset+Ta+m× (Tread+Tprch) -Tprch ... (2)

T total '-T total = (m-1) × (Treset+Ta-Tprch) = T off

... (3)

[0027]

ここで、上述した短縮された処理時間Toffについて、具体的な数値例を示して、本実施形態における有効性を説明する。

上述した短縮された処理時間Toffは、フォトセンサが受光する光の明るさが、たとえば、数十ルクスの場合、1走査線に要する処理時間として約0.15秒を必要とするので、走査線数(m)が200本程度の場合、従来30秒以上を必要としていたのに対して、本実施形態によれば0.3秒程度に短縮することができる。したがって、2桁の処理動作速度の向上を図ることができ、今後の実用化に向けた有効な駆動方法を提示することができる。

[0028]

<第2の実施形態>

次に、本発明に係るフォトセンサシステムの駆動制御方法における第2の実施 形態について、図面を参照して説明する。 本実施形態は、上述した第1の実施形態において、ボトムゲート電極に印加する読み出しパルス φ B n に同期して、トップゲート電極にオフセットバイアスを印加するようにしたことを特徴とする。

図3は、フォトセンサシステムの駆動制御方法の第2の実施形態を示すタイミングチャートである。ここでは、図6に示したフォトセンサシステムを適宜参照しながら、駆動制御方法を説明する。

図3に示すように、まず、複数のWゲート型フォトセンサ10のトップゲート 端子TGを行方向に接続するトップゲートライン101の各々に順次リセットパルス $(H \nu \kappa) = +5 V$ ϕ T1、 ϕ T2、 ϕ T3、 \cdots ϕ Tmを印加してリセット期間Tresetをスタートし、各行毎にWゲート型フォトセンサ10を初期化する。

[0029]

次いで、リセットパルスφT1、φT2、φT3、…φTmが立ち下がり(L レベル=-20V)、リセット期間Tresetが終了すると、キャリヤ蓄積期間Ta がスタートして、各行毎にWゲート型フォトセンサ10に入射される光量に応じ てチャネル領域に電荷が蓄積される。ここで、キャリヤ蓄積期間Ta内にデータ ライン103にプリチャージ電圧を印加してプリチャージ期間Tprchをスタート し、Wゲート型フォトセンサ10のドレイン電極に所定の電圧を保持させる。

次いで、キャリヤ蓄積期間Ta及びプリチャージ期間Tprchが終了したWゲート型フォトセンサ10に対して、各行毎にボトムゲートライン102に順次読み出しパルス(Hレベル=10V) φB1、φB2、φB3、…φBmを印加して、読み出し期間Treadをスタートするとともに、上記読み出しパルスφB1、φB2、φB3、…φBmの印加タイミングに同期して、トップゲートライン101に順次所定のオフセットバイアス(-10V)を印加し、各Wゲート型フォトセンサ10に蓄積された電荷に対応する電圧変化をデータライン103を介して読み出す。

[0030]

ここで、本実施形態に係る駆動制御方法における、キャリヤ蓄積期間とオフセットバイアスとの関係について、図面を参照して説明する。

まず、Wゲート型フォトセンサにおけるゲート印加電圧とチャネル形成との関係について説明する。

図4は、Wゲート型フォトセンサにおけるゲート印加電圧とチャネル形成状態を示す概念図である。

図4 (a)は、Wゲート型フォトセンサ10に光が照射されない状態にあって、かつ、トップゲート電極21に-20Vが印加された状態を示している。この状態においては、半導体層11aに形成される空乏層30は、トップゲート電極側からボトムゲート電極側に向けて、半導体層11aのほぼ全域に広がり、ボトムゲート電極22側から見たMOSトランジスタ(以下、下部MOSトランジスタという)は、チャネルがピンチオフした状態を示す。

[0031]

上述したように、下部MOSトランジスタのチャネルをピンチオフした状態で、半導体層11aに光が入射すると、図4(b)に示すように、半導体層11aに電子-正孔対が発生してトップゲート電極21直下に電荷(正孔)が蓄積され、空乏層30の広がりがトップゲート電極21方向に後退する。しかしながら、入射する光が低照度の場合には、図3に示したタイミングチャートにおけるあらかじめ設定されたキャリヤ蓄積期間Ta中に半導体層11aに蓄積される電荷量が少ないため、空乏層30の広がりをトップゲート電極21方向に十分後退させることができず、下部MOSトランジスタにおけるチャネルが形成されなくなり、読み出し動作時における下部MOSトランジスタによる出力が機能しないことになる。

そこで、本実施形態においては、図3のタイミングチャートに示したように、ボトムゲート電極22に印加する読み出しパルスφB1、φB2、φB3、…の印加タイミングに同期させてトップゲート電極21にオフセットバイアス(-10V)を印加するようにしている。

[0032]

このようなオフセットバイアスを印加することにより、図4 (c)に示すように、トップゲート電極21の電圧が負の高バイアスから負の低バイアスに変化することにより、半導体層11aにおける空乏層30の広がりが後退(減衰)して

、光の照射による電荷の蓄積を待つことなく(キャリヤ蓄積期間Taの経過を待つことなく)、下部MOSトランジスタのチャネルが形成される。このとき、チャネルを流れるドレイン電流 I d は、入射光の光量に応じて変化するチャネル抵抗に依存して変化する傾向を示すため、データラインを介して出力されるドレイン電流を検出することにより、照射光量を算出することができる。

一方、Wゲート型フォトセンサに入射する光が光照度の場合、半導体層11a に蓄積される電荷量が多いうえ、オフセットバイアスの印加により、キャリヤ蓄 積期間Taの経過を待つことなく、空乏層30の広がりは速やかに後退して下部 MOSトランジスタのチャネルが形成される。

[0033]

 \bigcirc

上述したような読み出しパルスの印加タイミングに同期して、オフセットバイアスを印加する手法を用いることにより、Wゲート型フォトセンサの飽和露光量を小さくすることができるとともに、下部MOSトランジスタにおけるチャネルの形成を制御し、かつ、チャネルを流下するドレイン電流により照射光量を検出することができるため、キャリヤ蓄積期間Taの短縮、又は、検出感度の向上を図ることができる。

したがって、本実施形態に係るフォトセンサシステムの駆動制御方法によれば、上記(2)式におけるスキャン時間Ttotalをさらに短縮して、高速スキャンを可能とし、また、低照度(暗い)の光であっても良好に照射光量を検出することができるフォトセンサシステムを提供することができる。

[0034]

なお、本実施形態においては、トップゲート電極21に印加するオフセットバイアスを-10Vに設定した場合について説明したが、通常の非リセット動作時のセンスゲートバイアス(-20V)と0Vの間の電圧値であれば、たとえば半導体層11aの特性や、周囲の明るさ、被写体の明暗等に応じて適宜設定するものであってもよい。

また、オフセットバイアスを入射光の照度に関わらず、均一に印加する手法を 示したが、たとえば暗い被写体に対してのみ、オフセットバイアスを印加するよ うに切り換え制御を行うものであってもよい。 さらに、オフセットバイアスを、読み出しパルスの立ち上がり、立ち下がりのタイミングに同期してトップゲート電極21に印加する場合について説明したが、読み出しパルスをボトムゲート電極22に印加している期間内であれば、読み出しパルスのパルス幅(読み出し時間)Treadより短く設定するものであってもよい。

[0035]

【発明の効果】

請求項1記載の発明によれば、フォトセンサを2次元配列して構成されるフォトセンサシステムにおいて、連続してリセットパルスを印加して全てのフォトセンサのリセット動作を先行して行いつつ、電荷蓄積期間が経過し、かつ、プリチャージ動作が終了したフォトセンサの行から、順次読み出しパルスを印加して、ドレイン電極の電圧変化を読み出しを行うことにより、各行毎の処理サイクルを時間的にオーバーラップさせることができるので、2次元画面全体のスキャン時間を短縮することができる。

したがって、走査線数が増えた場合であっても、一方でリセット動作、及び、 電荷蓄積動作を行いながら、他方で、電荷蓄積期間が経過し、かつ、プリチャー ジ動作が終了した行のフォトセンサから順に読み出し動作を行うことができるの で、画素の高密度化に対して有効な駆動制御方法を提供することができる。

また、上記効果は換言すれば、従来と同じスキャン時間を適用した場合、より 長い電荷蓄積時間を設定することができることになるため、より低照度の光に対 して高い感度で検出することができる。

[0036]

請求項2記載の発明によれば、リセットパルスの間隔を、読み出し時間とプリチャージ時間との和に相当する時間に設定することにより、センサシステムを過 負荷なく動作させつつ、処理時間を最適化することができるため、異なる走査線 相互での読み出しデータのクロストークを防止することができる。

請求項3記載の発明によれば、データラインの電圧変化の読み出し時間を一定 に設定し、所定時間経過後の電圧値に基づいて照射光量の換算を行うことにより 、リセット動作の間隔を一定に設定することができ、動作処理時間の均一化、最 適化を図ることができる。

[0037]

さらに、請求項4記載の発明によれば、ダブルゲート型フォトセンサを2次元 配列したフォトセンサシステムにおいて、2次元画面全体のスキャン時間を短縮 することができるため、従来の構成において実用化の障害となっていた動作処理 時間が長い、検出感度が低いという問題を解決することができ、種々の応用分野 への適用を実現することができる。

そして、請求項5記載の発明によれば、第2のゲート電極への読み出しパルスの印加タイミングに同期して、第1のゲート電極に所定のオフセットバイアスを印加することにより、上記ダブルゲート型フォトセンサの半導体層における空乏層の広がりを迅速に後退させて飽和露光量を小さくし、かつ、蓄積された電荷の読み出し動作を行うボトムゲート電極側にチャネルを形成することができるため、フォトセンサシステムの全体のスキャン時間を短縮して、高速スキャンを可能とするとともに、より低照度(暗い)の光に対しても良好に照射光量を検出することができ、検出感度の向上を図ることができる。

【図面の簡単な説明】

【図1】

本発明に係るフォトセンサシステムの駆動制御方法の第1の実施形態を示すタ イミングチャートである。

【図2】

本実施形態における各行毎の処理動作開始のタイミングを説明するタイミングチャートである。

【図3】

本発明に係るフォトセンサシステムの駆動制御方法の第2の実施形態を示すタ イミングチャートである。

【図4】

Wゲート型フォトセンサにおけるゲート印加電圧とチャネル形成状態を示す概念図である。

【図5】

Wゲート型フォトセンサの構造を示す断面図である。

【図6】

図5に示すWゲート型フォトセンサを2次元配列して構成されるフォトセンサシステムの概略構成図である。

[図7]


図5に示すフォトセンサシステムの従来の駆動制御方法を示すタイミングチャートである。

【符号の説明】


- 10 Wゲート型フォトセンサ
- 11 半導体薄膜
- 11a 半導体層
- 21 トップゲート電極
- 22 ボトムゲート電極
- 100 センサアレイ
- 101 トップゲートライン
- 102 ボトムゲートライン
- 103 データライン
- 111 トップアドレスデコーダ
- 112 ローアドレスデコーダ
- 113 コラムスイッチ
- TG トップゲート電極
- BG ボトムゲート電極

【書類名】 図面


[図1]




[図2]




[図3]




[図4]




(a)




(b)




【図5】






[図6]



[図7]



【書類名】 要約書

【要約】

【課題】 Wゲート型フォトセンサを2次元配列したセンサシステムにおいて、 照射光量の検出処理に要する時間を大幅に短縮することができるフォトセンサシ ステムの駆動制御方法を提供する。

【選択図】 図1

認定・付加情報

特許出願の番号 平成11年 特許願 第103413号

受付番号 59900339848

書類名特許願

担当官 第五担当上席 0094

作成日 平成11年 5月19日

<認定情報・付加情報>

【提出日】 平成11年 4月 9日

出願人履歴情報

識別番号

[000001443]

1. 変更年月日 1998年 1月 9日

[変更理由] 住所変更

住 所 東京都渋谷区本町1丁目6番2号

氏 名 カシオ計算機株式会社